SPICEモデルの改善

お金をかけないでもアナログLSI回路設計はできます

高付加価値の少量多品種製品の開発は、良質な設計者をいかに活用できるかがポイントです。これまでは、半導体エキスパートが高価なEDAを使って少品種大量生産の製品設計をしてきました。これからは、多種多様な非半導体エキスパートがアイデアで勝負する時代へ変わろうとしています。その時に、EDAが、半導体設計に参入しようとする企業・個人の足かせとなってはならないと思います。
ALBに含まれる新機能ALTAを使えば、パーソナルなPCツールをLSI設計に使うことができます。個人が蓄積した設計資産を、Web（イントラネット）上の共有財産に変えることができます。

アナログ設計にもファイナライザは必要です

アナログ設計は時間との戦いです。自分と他の設計者のために設計文書を残したくても、そのための時間が無いのが現実でしょう。
アナログファイナライザは、既存のEDAツールを補完するもので、再利用のための文書作成とデータ管理を容易にします。㈱アナジックスのALB (Anagix Library Builder)をベースにし、AXオプションにより、Cadence Virtuosoで作成した回路、レイアウトデータを簡単に取り込み、検証シミュレーションを効率良く行い、設計文書を作成し、更にバーション管理をすることができます。変更履歴を記録できるのはALBの大きな特徴です。
アナログファイナライザは、高度なアナログ設計の再利用を容易にし、更に付加価値の高い設計を可能にします。

高価な専用CADでもなぜ設計ミスが減らないの?

それは、再利用に必要な設計資産のドキュメント化ができていないからです。
ALB（Anagix Library Builder)ならアナログ回路IPライブラリをWebブラウザ上で開発できます。以下でお悩みの個人、大学、企業の皆さん、ALBをどうぞ：
－設計資産の有効利用、設計費用低減、アナログ設計者不足解消、設計ノウハウの蓄積、設計期間短縮

いままでのやりかたでｒｅｓｐｉｎをなくせますか？

Anagixではユニークな方法でSPICEモデルの精度を改善します。詳細はこちら

統計的な回路設計手法

Anagixは、統計的な回路設計手法を広めます。
米国PDF Solutions社のCircuit Surferの導入、技術サポートおよびPDK開発を含む付帯サービスについては代表取締役の森山にご相談ください。

製品情報‎ > ‎

なぜ問題なのでしょうか？

アナログ／ＲＦ回路設計のやり直し（ｒｅ-ｓｐｉｎ）の原因の１つは、ＳＰＩＣＥモデルがあっていないことです
ＳＰＩＣＥモデルの問題は以下のように分類されています

合わせ込みが不十分（モデリングスキル不足）
モデル自体の精度不足（たとえば微細化に伴う問題を表現できていない）
モデルに問題がある（たとえば電流が不連続）
プロセスが変動しているのに更新されていない

Anagixでは以下のように取り組みます

現状のプロセスのセンターにあうようにSPICEモデルを改善します
SPICEモデルにシミュレーション上の問題があればそれも修正します
お客様のニーズと現状に見合った、ばらつきモデル作成に向け、今後の進め方を提案いたします

ナビゲーション