3/11に「オープンソース・アナログIPのプロセスポーティング事例」を発表

Posted at 2025/2/18 18:32:00

3/11に芝浦工大で開催される電気学会電子回路研究会で、「オープンソース・アナログIPのプロセスポーティング事例」というタイトルで発表します。明治大学の卒研生の西川君とマレーシアからの留学生のシャキラさんと共同研究の成果をまとめたものです。少量多品種のLSI開発ビジネスを盛んにするには、これまでLSI設計をしてこなかった人でも参加できる設計民主化が必要です。そのためには設計IPをオープンにして誰でも利用できるようにしなくてはなりません。オープンソースシリコンIPの公開事例はまだ少なく、さらに異なるファブでもLSIを製造できるようにするためにプロセスポーティングの情報まで公開した事例ははじめてかも知れません。オープンソースのアナログIPとして、Camenzindさんの著書Designing Analog Chipsに掲載された４種類のオペアンプ回路を、NDA不要のOpenRule1um PDKを使ってレイアウト設計し、フェニテック社の0.6um CMOSプレセスで製造し、正常に動作することを確認しました。その設計データをゲート長10ｕｍのミニマルファブにポーティングする際の問題点を整理し、得られた知見を再利用可能な設計情報として公開します。