アナログファイナライザ
口上： アナログ設計は時間との戦いです。自分と他の設計者のために設計文書を残したくても、そのための時間が無いのが現実でしょう。
今のEDA環境には問題があります。新規設計は得意ですが、設計文書の作成には適しません。設計結果をわかりやすくまとめることも不得手なので、設計資産を活用（再利用）するのに最適の環境とはいえません。設計変更の履歴も記録されません。
アナログファイナライザは、既存のEDAツールを補完するもので、再利用のための文書作成とデータ管理を容易にします。そのベースは㈱アナジックスのALB (Anagix Library Builder)です。AXオプションにより、Cadence Virtuosoで作成した回路、レイアウトデータを簡単に取り込み、更にバーション管理をすることができます。
設計データに対応した文書も簡単に作成できます。例えば、Webブラウザから検証シミュレーションを実行し、組み込みのWYSIWYGエディタにシミュレーション結果を取り込み、文章を書き加えるだけで文書は出来上がります。即座にWebブラウザで情報共有でき、スライドショーにすることもできます。また、ALBは変更履歴を記録できる点で、他のツールより優れています。
アナログファイナライザは、高度なアナログ設計の再利用を容易にし、更に付加価値の高い設計を可能にします。
目的： 設計作業の最終段階（検証から文書作成まで）を支援し、設計資産の再利用を容易化する
ソルーションの提案
- Cadence社のVirtuoso Analog Design Environmentを使われているお客様に、アナジックス社のALBとAXオプションの導入を提案します
- ALBとAXオプションの導入により以下が可能となります
Virtuosoのデータベース（DFIIやOA）をALBの上でバージョン管理できます
Virtuosoのデータベースは、ALBのレポジトリにコピーされます
Virtuosoのネットリストやシミュレーション制御情報（ASCIIテキスト）はALB上でバージョン管理されます
Virtuosoのデータベースのバージョンの違いは、ALB上のASCIIテキストの違いで表示されます
任意のバージョンをダウンロードすることができます
Virtuosoで作成したGDSIIをバージョン管理することもできます
Webブラウザから実行したシミュレーションは履歴が記録されるので、過去のシミュレーション結果やその時の設計状態（ネットリストと制御情報）を確認できます
シミュレーション実行する際には、コメントをいれます
履歴に表示されたコメントをクリックすると、タイムトラベルモードに入ります
タイムトラベルモードでは、過去のシミュレーション結果やその時の設計状態（ネットリストと制御情報）を確認できます
設計データを再利用するために必要な設計ドキュメントを簡単につくれます
ALBのデータは、プロジェクト、ライブラリ、セル（回路）、インスタンス、テストベンチなどの階層にわかれていますが、各階層ごとに設計データに一対一対応したドキュメントを作成できます
ドキュメントの項目は、各階層ごとに定義されています
ドキュメントの編集は、専用のWYSIWYG（What You See Is What You Get）エディタでおこないます
ALB上のイメージ（回路図やシミュレーション波形など）は、drag and dropでエディタに取り込むことができます
作成したドキュメントは、簡単な操作でスライドショーにすることができます
設計の仕上げをALBで行うことにより、設計ドキュメントの作成が容易になり、設計データとドキュメントを一体にして管理し、配布できるようになります。
ALBとAXオプションは製品として販売しますが、アナログファイナライザは、お客様のニーズや設計フローにあわせたカスタム化とサポートをおこないますので、別途サポート契約を結ばせていただきます。
導入の効果
設計データと表裏一体の設計ドキュメントを効率よく作成できます
シミュレーション検証を効率化、低コスト化します
設計データとドキュメントを一体にして管理し、配布できます
設計データの再利用が容易になります
設計データの取り違えミスがなくなります
利用フロー
設計はVirtuoso（ADE)でおこなう
設計がほぼ終了した段階で、VirtuosoデータをALBのレポジトリに入れはじめる
ALB上に設計ドキュメントを作成する
ALB上で検証シミュレーションをおこなうことができる
設計の修正は、Virtuoso（ADE)でおこなう
ALBのレポジトリのVirtuosoデータを差し替える；3に戻る
2-6は、VirtuosoとALBを同時に開いた状態でシームレスに実行することができます