軽井沢ワークショップ２００９で回路ライブラリ構築のためのWebアプリを発表しました

Post date: 2009/04/09 0:50:49

2009年4月、軽井沢ワークショップでアナログIPやSPICEモデルのライブラリ化をWeb上で行うためのシステムを発表しました。Trigence Semiconductorとの共著です。同じセッションの招待講演で、安田教授（法政大学兼務）がミックストシグナルSoCにおける回路構成とビヘイビアモデルについて講演されましたが、本システムは、アナログIPライブラリ構築ツールであるとともに、ミックスシグナルSoC設計のための自動化に向けた取組の基盤となるものです。

システムのＷｅｂ公開はまだ少し時間が必要ですが、SPICEモデルのライブラリ化（オンラインマニュアル）のカスタムサービスをこのシステム上で開始します。

発表論文は添付ファイルです。(4/21 13:25PM公開）

スライドの抜粋も添付ファイルにしました。

発表の概略

アナログ設計期間の短縮が課題となって久しい。アナログ回路を再利用するためにライブラリ化がおこなわれているが、回路設計・検証の環境とライブラリ作成の環境が異なるため、開発および更新・維持管理のコストが大きい。著者らは、回路および素子デバイスをライブラリとして活用するために、Web 上でシミュレーション検証を実行し、シミュレーションおよび実測結果を表示できるシステムを開発した。本システムは、ライブラリ作成環境であると同時に回路設計・検証環境でもある。ライブラリ開発者は、本システム上で回路の動作検証をおこない、コメント、説明図などを付加できる。ライブラリが参照するＳＰＩＣＥモデルが更新された場合、シミュレーション検証は自動的に再実行される仕組みなどが組み込まれている。本システムは、次世代の設計システムとして、設計の履歴を記録し、任意の設計バージョンに戻る機能や、回路の特性を総合的に評価するために複数のテストベンチを並行してシミュレーションする機能などを備えている